太平洋科技笔记本

【科技实话】像“拼乐高”一样做芯片？从Intel Meteor Lake架构，看Intel如何延续摩尔定律

Dwight 编辑：韩思同发布于：2023-09-26 14:03 PConline原创

“集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。”这段话出自“英特尔三位一体传奇”的戈登摩尔，而他的这段“摩尔定律”已经是家喻户晓了，但随着晶体管微型化变得越来越困难，虽然近十几年来CPU和GPU的性能确实能做到两年左右提升一倍，但晶体管密度和能耗比要分别花费三年多与四年才能达到摩尔定律的目标，摩尔定律没有消失，它仍然存在，可速度已然慢慢放缓了。

作为摩尔定律坚定的追随者和践行者，英特尔现任CEO Pat Gelsinger不止一次公开宣称“我们”会继续做摩尔定律的守护者，摩尔定律活着并且活得很好（Moore’s Law Alive and Well）。哪怕是另一家半导体巨头Nvidia的CEO黄仁勋宣布摩尔定律已死，作为原教旨主义者的基辛格也坚持站队他的老前辈戈登摩尔。

我们从看似不可能的“四年五节点”计划和混合架构的引入都不难看出，Pat Gelsinger对于践行摩尔定律并不只是口头上说说而已，而从Intel目前制程节点的进度来看，四年五节点的计划正在正常推进。

为了达到业界内普遍不看好的摩尔定律，Pat Gelsinger自然深谙老前辈的教导，早在1965年，摩尔在一篇论文张就指出：构建大型系统时，将其分解为单独封装并互连的较小功能可能更经济，这是摩尔从芯片封装技术的角度去考量芯片能耗比与经济比，而此次英特尔全新的Meteor Lake架构便是从这句话开始的。

一、全新封装技术带来的分离式模块化架构

从PCH封装技术可同时封装芯片组，到采用了量产2.5D封装技术EMIB（嵌入式多芯片互联桥接）的数据中心、服务器CPU Sapphire Rapids，再到即将推出的、采用了3D Foveros从而达到分离式模块化设计的Meteor Lake，英特尔的创新型封装技术在业界保持领先水准，为摩尔定律的延续提供了强有力的支持。

那么什么叫做“分离式模块化”架构呢？

简单点来讲，就是将CPU中各个功能分区模块化，根据目标需求，再将不同的模块组合在一起，而每个模块中又有不同的功分区，将这些模块排列组合，就和拼接乐高那样，把需要东西放上去，给予设计非常大的灵活性，想增加什么功能就增加什么功能，想增强什么功能就增强什么。此次MTL的目标为PC史上出色的高能效平台、加速人工智能普及、以及全新的Intel 4工艺为CPU核心性能以及集成显卡的性能带来提升。

我们可以看到下图左侧，这是MTL架构的一张示意图，本代的MTL共拥有四个模块（Tile）：

最上面的为图形模块Graphics Tile；

中间的为专门为低功耗表现所打造的SoC Tile，这是MTL中是最大的创新点，我们将重点解析这个模块；

左下角为控制接口的IO Tile；

右下角为高性能计算的Compute Tile，P核和E核位于此。

了解了这四个模块，我来分别讲解一下这些模块有什么用，有什么创新，以及会对我们普通用户的使用带来什么影响。

二、巧思妙想的“低功耗岛”SoC Tile

SoC Tile中集成了诸多的功能，下图中间蓝色框内就是SoC Tile中集成的所有功能，这里来说几个关键点：LP E-Cores、Media媒体引擎，Display显示功能、以及IOC控制模块。

LP E-Core

看到这个E-Core，大家可能联想到自12代酷睿开始混合架构中的E-Core，但其实不然，这次的MTL除了在Compute Tile中的高性能核心与高效能核心外，在SoC Tile中还集成了两个LP E-Core即Low Power E-Core，低功耗能效核，组成了大核心+小核心+超小核心的高能效3D混合架构，以后我们在计算MTL的核心数量时还要计入LPE核心，这点大家需要注意。并且非常不能忽视的一点是，LP E-Core是位于SoC Tile的，而不是Compute Tile。

如此一来，在一些非常低负载的任务中，直接调用LP E-Core就可以完成，而这些负责低负载任务的功能区也基本都设计进了SoC Tile，例如媒体引擎、控制各种接口、Wifi等的IOC和非常重要的内存控制器等等，他们之间由极低功耗、极低延迟的NOC总线进行连接，可以直接访问内存控制器。这些低负载的任务根本不需要“惊扰”到Compute Tile，由LP E-Core就可以完成计算，这就是本代MTL做到低功耗与高能效比的底层思路——很多小任务之前都需要激活E核心或P核心来处理，MTL的架构改变使得这些任务都交给这两个迷你核心完成了，传统意义上的CPU核心都在睡大觉，功耗肯定就低了，这部分模块也被很形象的称为“Low Power Island”即“低功耗岛”。

LP E-Core可以讲是MTL架构的核心，也是SoC Tile的核心。

媒体引擎与显示引擎

媒体引擎与显示引擎按照我们的思维惯例，应该是处于GPU中的，但MTL创新式的将这两部分功能加入进了SoC Tile中，这就带来了两个最直接的好处。

首先，看视频、视频通话等“视频”相关的功能，是大部分用户在使用笔记本电脑时相当常用的功能，在之前，传统的CPU架构需要连通CPU核心、GPU核心再连接到内存控制器，也就是说整个CPU几乎都需要通电才能完成这个任务，例如下图所示，消耗自然就比较大了。

而MTL便无需如此，媒体引擎和显示引擎被单独拿出来放到了SoC Tile中，而SoC Tile中又有着LP E-Core这种超低功耗核心，也就是说，在视频任务方面，只需要SoC Tile便可以消化完毕了，根本无需在图形处理模块Graphics Tile与计算模块Compute Tile中通电，大大降低了功耗，这是MTL非常有针对性的一大改变。

本次的媒体引擎依旧强大，尤其在编解码的硬件支持上还是保持着领先地位，例如：可以硬件层面编解码HEVC格式、10bit色深、4：2：2采样的视频，作为对比，售价高达12999+的消费级顶端独立显卡Nvidia RTX 4090不支持该视频格式下的硬件编解码。另外在显示引擎方面，支持HDMI2.1、DP2.1，支持一个8K 60Hz HDR显示器或同时连接四个4K 60Hz HDR显示器。

与媒体引擎同理的还有IOC，Wi-Fi、蓝牙、USB、PCIe等等交由IOC统一调配后再交给LP E-Core处理。

人工智能专用引擎NPU

当下，AI方面的应用可以讲是风光无限，英特尔自然不会错过这个机遇，除了传统的CPU和GPU外，英特尔MTL中还有专门用于AI计算的NPU引擎，为PC带来更强的AI能效，使得个人用户无需付出高昂的代价便可完成AI任务，加速普及AI。

本次MTL中的NPU集成了两块神经计算引擎，由推理管道和可编程数字信号处理器组成，其中推理管道拥有更高效与灵活的矩阵乘法和卷积，支持了FP精度下多种函数、量化网络的数据类型转化和融合操作、输出数据的重新布局；每个神经计算引擎包含两个超长指令字数字信号处理器，为高吞吐量激活函数提供增强的浮点向量指令，支持lnt4到FP32数据类型。

此外还有DMA引擎和暂用内存，可将数据引入软件管理的SRAM，图形编辑器会优化调度DMA任务，支持先进的数据重新布局。

对于目前常见的AI应用、大模型库例如Stable Diffusion，NPU都可提供强劲的性能支持，另外在能耗方面，NPU同样也设置在了SoC Tile中，这样一来，类似于背景虚化、人眼角度矫正等功能便可在SoC Tile中完成了，提高了笔记本电脑的续航能力。独立的NPU使得MTL在AI方面的整体能效提升了8倍。

三、Graphics Tile与Compute Tile——性能与能耗兼得

分离式模块化架构让MTL的设计可以“既要也要”了，SoC Tile注重能耗比方面，而Compute Tile和Graphics Tile则可以专注于性能提升。

对于Compute Tile和Graphics Tile，这次媒体会中Intel放出的信息并不多，我们目前已知的信息为Compute Tile中是首次基于Intel 4制程工艺的核心，性能核心为Redwood Cove微架构，能效核心为Crestmont微架构，旗舰型号可能为6个P核+8个E核+2个LPE核的规格。

Graphics Tile则会升级为全新的Xe LPG架构，自9代酷睿开始，到11代酷睿再到上代的Xe LP微架构集显，每次都有两倍的性能提升，Intel近几年又在独立显卡方面汲取了大量的经验与技术积累，本次的Xe LPG就是在Arc独立显卡的Xe HPG微架构改进而来，性能会比当前的Xe LP微架构提升较多。

由于将媒体引擎和显示引擎移至了SoC Tile中，所以Graphics Tile理论上允许堆料的空间更大了，本次的MTL的集显将最高拥有8个Xe核心，也就是128EU，相比于Xe LP时期的96EU，规模提升了，架构也提升了。同时，本次MTL中集显还支持DX 12 Ultimate，拥有8个光追单元，在性能、硬件支持方面将会迎来比较大的提升。